~(19)日本国特許庁(J P)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-35878 (P2000-35878A)

(43)公開日 平成12年2月2日(2000.2.2)

(51) Int.Cl.7		識別記号	FΙ		テーマコート*(参考)
G06F	7/50		G06F 7/50	N	5B016
G 0 6 G	7/14		G 0 6 G 7/14	J	5 B O 2 4
G11C	11/56		G11C 11/34	381D	

## 審査請求 未請求 請求項の数13 FD (全 26 頁)

(21)出顯番号	特顯平10-219846	(71)出願人 390020248 日本テキサス・インスツルメンツ株式会社
(22)出顧日	平成10年7月17日(1998.7.17)	東京都新宿区西新宿6丁目24番1号 西新宿三井ビル
		(72)発明者 橋本 征史 東京都港区北青山3丁目6番12号 青山富 士ビル 日本テキサス・インスツルメンツ 株式会社内
	•	(74)代理人 100086564 弁理士 佐々木 聖孝
		Fターム(参考) 5B016 AA01 AA02 BA03 CA01 DA04 GA02 5B024 AA15 BA09 CA07 CA25


## (54) 【発明の名称】 加算演算装置及び加算演算機能付き半導体メモリ装置

#### (57)【要約】

[課題] メモリーアレイそのものを利用して加算演算を実現する。 [解決手段] 2つの2進数データについて各桁の加算

演算を行う場合は、DRAMにおける通常の書き込み手

順により各メモリセルMCa、MCb、MCc に2値入力ビットの値を予め書き込んでおく。ビット線対BLi、BLi-を基準電圧0.5VD区プリチャージしてから、各対応するワード線Wa。Wb、Wcをアクティブにして、各メモリセルMCa、MCb、MCcの蓄積電荷を共通ビット線BLiを介して加え合わせる。第1のセンスアンプS/A1は、通常の2値型の検知増幅動作を行い、ビット線BLiの電位Ve4と比較基準電圧Vreflとの大小関係に応じて"1"もしくは"0"の2値データを出力する。第2のセンスアンプS/A2も、通常の2値型の検知増幅動作を行い、ビット線BLiの電位Ve4と比較基準電圧Vreflとの大小関係に応じて"1"もしくは"0"の2値データを出力する。この結果、センスアンプS/A1、S/A2より2ビット2進数データ [Ve4(MSB)、Ve4(LSB)]が得られる。



#### 【特許請求の範囲】

【請求項1】 予め設定されている2値の中のいずれか 1つの値を有する1ビットの2値データを与える2値デ ータ供給手段と、

1

前記 2 値データ供給手段より与えられる N 個の前記 2 値 データを加え合わせ、かつその総和を予め設定されている (N+1) 値の中のいずれか 1 つの値を有する (N+1) 値データに変換する第 1 の変換手段と、

前記加算手段により生成された前記(N+1)値データの値を検出し、かつその検出した値を所定ビット数の2 進数データに変換する第2の変換手段とを有する加算演算装置。

【請求項2】 前記加え合わせられるN個の2値データの中の少なくとも1つは桁上げデータであり、前記第2の変換手段より得られる前記2進数の2値データの中の最下位ビットを和の出力とし、残りの全ての上位ビットを桁上げの出力とする請求項1に記載の加算演算装置。

【請求項3】 予め設定されている量子化レベル的な2値の中のいずれか1つの値を有する1ビットの第1の電気的バラメータを与える2値バラメータ供給素子と、前記2値パラメータ供給素子より与えられるN個(Nは2以上の整数)の前記第1の電気的パラメータを加え合わせ、かつその総和を予め設定されている量子化レベル的な(N+1)値の中のいずれか1つの値を有する第2の電気的パラメータに変換する第1の変換手段と、

前記加算手段により生成された前記第2の電気的バラメータの値を検出し、かつその検出した値を所定ビット数の2進数データに変換する第2の変換手段とを有する加 算演算装置。

【請求項4】 いずれかのビット線に接続され、1ビット単位で2値情報に対応する量子化レベル的な2値の電荷を蓄積する複数個のメモリセルと、

相補的な各ビット線対に接続されたセンスアンプと、 選択されたN個(Nは2以上の整数)のメモリセルにそれぞれ蓄積されている電荷を共通の1本または複数本の ビット線上で加え合わせ、それら電荷量の総和に対応す る電圧値を有する量子化レベル的な(N+1)値のビット線電位を前記ビット線上に生成する加算手段と、

前記ビット線電位をNの2進数表示に必要なビット数に 等しい個数の前記センスアンブにそれぞれ対応する前記 40 ビット線を介して別個に与えるビット線電位供給手段

前記複数のセンスアンブに前記ビット線電圧を検知する ための予め設定された異なる比較基準電圧をそれぞれ与 える比較基準電圧供給手段と、

前記複数のセンスアンプにそれぞれ所定のタイミングで 各対応する前記比較基準電圧に基づいて前記ビット線電 位を検出させ、それらセンスアンプのそれぞれの2値出 力を組み合わせて加算値を表す2進数データを得るセン スアンプ制御手段とを有する加算演算機能付き半導体メ モリ装置。

【請求項5】 前記加算手段は、前記選択されたN個のメモリセルにそれぞれ蓄積されている電荷を加え合わせるのに先立って、前記共通の1本または複数本のビット線を所定の基準電位にブリチャージするためのブリチャージ手段を含む請求項4に記載の加算演算機能付き半導体メモリ装置。

【請求項6】 前記加算手段は、前記選択されたN個のメモリセルにそれぞれ蓄積されている電荷を加え合わせるのに先立って、前記N個のメモリセルの一部または全部についてそれぞれの蓄積電荷を所定の別のメモリセルにそれぞれコピーする蓄積電荷コピー手段を含む請求項4に記載の加算演算機能付き半導体メモリ装置。

【請求項7】 前記加算手段は、前記選択されたN個のメモリセルにそれぞれ蓄積されている電荷を加え合わせるのに先立って、前記N個のメモリセルの一部に蓄積されている電荷を論理反転して所定の別のメモリセルにコピーする反転コピー手段を含む請求項4に記載の加算演算機能付き半導体メモリ装置。

20 【請求項8】 前記選択されたN個のメモリセルの中の 少なくとも1つが桁上げデータを表す電荷を蓄積してい る請求項4に記載の加算演算機能付き半導体メモリ装 置。

【請求項9】 前記加算手段が、前記選択されたN個のメモリセルにそれぞれ蓄積されている電荷の和と、それぞれのキャパシタンスと、前記共通の1本または複数本のビット線の寄生容量とに応じた値のビット線電位を生成する請求項4~8のいずれかに記載の加算演算機能付き半導体メモリ装置。

【請求項10】 前記ビット線電位供給手段が、前記相 隣接する複数のセンスアンプのそれぞれのビット線の間 に接続されているトランジスタを含む請求項4に記載の 加算演算機能付き半導体メモリ装置。

【請求項11】 前記センスアンブ制御手段が、前記2 進数の2値データを構成する2値出力の桁の高い方から 順に前記複数のセンスアンブに所定の時間をずらしてセ ンシング動作を行わせる請求項4に記載の加算演算機能 付き半導体メモリ装置。

【請求項12】 前記比較基準電圧供給手段が、各上位の桁の前記センスアンブから得られる2値出力に応じてその1つ下位の桁の前記センスアンブに対する比較基準電位を決定する請求項11記載の加算演算機能付き半導体メモリ装置。

【請求項13】 いずれかのビット線に接続され、1ビット単位で2値情報に対応する量子化レベル的な2値の 電荷を蓄積する複数個のメモリセルと、

選択されたN個(Nは2以上の整数)のメモリセルにそれぞれ蓄積されている電荷を共通の1本のビット線上で加え合わせ、それら電荷量の総和に対応する電圧値を有する量子化レベル的な(N+1)値のビット線電位を前



\* 記ピット線上に生成する加算手段と、

相補的な各ピット線対に並列に接続されたM個(MはN 。の2進数表示に必要なピット数)のセンスアンプと、 前記ピット線電位を前記ピット線を介して前記M個のセ

ンスアンプに別個に与えるビット線電位供給手段と、

前記M個のセンスアンプに前記ビット線電圧を検知する ための予め設定された異なる比較基準電圧をそれぞれ与 える比較基準電圧供給手段と、

前記M個のセンスアンプにそれぞれ所定のタイミングで 各対応する前記比較基準電圧に基づいて前記ビット線電 10 位を検出させ、それらセンスアンプのそれぞれの2値出 力を組み合わせて加算値を表すMビットの2進数データ を得るセンスアンブ制御手段とを有する加算演算機能付 き半導体メモリ装置。

### 【発明の詳細な説明】

[0010]

【発明の属する技術分野】本発明は、2進数のデータに ついて加算演算を行う装置に係り、特に情報の記憶だけ でなく加算の演算処理も行える半導体メモリ装置に関す る。

[0020]

【従来の技術】図40に、2進数データに対する加算演 算の原理を示す。被加数aおよび加数bのビット数をそ れぞれ (n+1) とすると、最下位ピット (a0, b0 ) から順に1桁ずつ全部で(n+1)回の加算演算が 行われる。各桁(x桁)の加算演算では、被加数ビット ax、加数ピットbx および下位桁からのキャリービッ トcixの3つの入力ビットが同等の重み付けで加え合わ され、図示のような真理値表にしたがって和Sx および 上位桁へのキャリービットCoxが生成される。

【0030】図41に、上記真理値表を表すブール代数 と、このブール代数のロジックを忠実にゲート回路で実 現する加算演算回路の回路構成を示す。従来のバイナリ **-加算演算装置は、図示のものよりはゲート数を少なく** しているものの、基本的には同様の論理回路で構成され ている。

[0040]

【発明が解決しようとする課題】上記のような従来の論 理回路型の加算演算装置は、大規模なデータに対しては 処理時間や効率性の点で限界がある。たとえば画像処理 40 等で所要の加算演算処理を行う場合には、1画素ずつま たは1ラインずつ加算演算を繰り返し実行しなければな らず、1フレームの全画像データについて加算演算を同 時実行することはできない。そのため、全体では相当の 演算時間を必要とする。また、1 ライン分の加算演算回 路を並列配置する構成では、回路規模が大型化する。

【0050】本発明の目的は、大規模なデータに対して 同時的な加算演算を可能とする加算演算装置を提供する ことにある。

ものを利用して加算演算を実現する加算演算機能付き半 導体メモリ装置を提供することにある。

【0070】本発明の他の目的は、ダイナミックRAM 本来の機能であるデータ記憶を通常に行えるだけでな く、わずかな回路要素を付加した構成でデータの加算演 算を実現する加算演算機能付き半導体メモリ装置を提供 することにある。

[0080]

【課題を解決するための手段】上記の目的を達成するた めに、本発明の加算演算装置は、予め設定されている2 値の中のいずれか1つの値を有する1ビットの2値デー タを与える2値データ供給手段と、前記2値データ供給 手段より与えられるN個の前記2値データを加え合わ せ、かつその総和を予め設定されている(N+1)値の 中のいずれか1つの値を有する(N+1)値データに変 換する第1の変換手段と、前記加算手段により生成され た前記 (N+1) 値データの値を検出し、かつその検出 した値を所定ビット数の2進数データに変換する第2の 変換手段とを有する。

【0090】また、本発明の別の加算演算装置は、予め 設定されている量子化レベル的な2値の中のいずれか1 つの値を有する1ビットの第1の電気的パラメータを与 える2値パラメータ供給素子と、前記2値パラメータ供 給素子より与えられるN個(Nは2以上の整数)の前記 第1の電気的パラメータを加え合わせ、かつその総和を 予め設定されている量子化レベル的な(N+1)値の中 のいずれか1つの値を有する第2の電気的パラメータに 変換する第1の変換手段と、前記加算手段により生成さ れた前記第2の電気的バラメータの値を検出し、かつそ の検出した値を所定ビット数の2進数データに変換する 第2の変換手段とを有する。

【0100】また、本発明の加算演算機能付き半導体メ モリ装置は、いずれかのピット線に接続され、1ビット 単位で2値情報に対応する量子化レベル的な2値の電荷 を蓄積する複数個のメモリセルと、相補的な各ピット線 対に接続されたセンスアンプと、選択されたN個(Nは 2以上の整数) のメモリセルにそれぞれ蓄積されている 電荷を共通の1本または複数本のビット線上で加え合わ せ、それら電荷の総和に対応する電圧値を有する量子化 レベル的な(N+1)値のビット線電位を前記ビット線 上に生成する加算手段と、前記ビット線電位をNの2進 数表示に必要なビット数に等しい個数の前記センスアン プにそれぞれ対応する前記ビット線を介して別個に与え るビット線電位供給手段と、前記複数のセンスアンプに 前記ビット線電圧を検知するための予め設定された異な る比較基準電圧をそれぞれ与える比較基準電圧供給手段 と、前記複数のセンスアンプにそれぞれ所定のタイミン グで各対応する前記比較基準電圧に基づいて前記ビット 線電位を検出させ、それらセンスアンプのそれぞれの2 [0060] 本発明の別の目的は、メモリーアレイその 50 値出力を組み合わせて加算値を表す2進数データを得る

センスアンプ制御手段とを有する。

【0110】上記の半導体メモリ装置において、好まし くは、前記加算手段が、前記選択されたN個のメモリセ ルにそれぞれ蓄積されている電荷を加え合わせるのに先 立って、前記共通の1本または複数本のビット線を所定 の基準電位にプリチャージするためのプリチャージ手段 を含んでよい。

【0120】また、好ましくは、前記加算手段が、前記 選択されたN個のメモリセルにそれぞれ蓄積されている 電荷を加え合わせるのに先立って、前記N個のメモリセ 10 ルの一部または全部についてそれぞれの蓄積電荷を所定 の別のメモリーセルにそれぞれコピーする蓄積電荷コピ 一手段を含んでよい。

【0130】また、好ましくは、前記加算手段が、前記 選択されたN個のメモリセルにそれぞれ蓄積されている 電荷を加え合わせるのに先立って、前記N個のメモリセ ルの一部に蓄積されている電荷を論理反転して所定の別 のメモリセルにコピーする反転コピー手段を含んでもよ

【0140】また、好ましくは、前記選択されたN個の メモリセルの中の少なくとも1つが桁上げデータを表す 電荷を蓄積しているものであってよい。

【0150】また、好ましくは、前記加算手段が、前記 選択されたN個のメモリセルにそれぞれ蓄積されている 電荷の和と、それぞれのキャパシタンスと、前記共通の 1本または複数本のビット線の寄生容量とに応じた値の ビット線電位を生成する構成であってよい。

【0160】また、好ましくは、前記ビット線電位供給 手段が、前記相隣接する複数のセンスアンプのそれぞれ のビット線の間に接続されているトランジスタを含む構 30 ビットe4x(MSB)は上位桁(x+1)へのキャリーc oxに 成であってよい。

【0170】また、好ましくは、前記センスアンプ制御 手段が、前記2進数の2値データを構成する2値出力の 桁の高い方から順に前記複数のセンスアンブに所定の時 間をずらしてセンシング動作を行わせる構成であってよ 67"

【0180】また、好ましくは、比較基準電圧供給手段 が、各上位の桁の前記センスアンプから得られる2値出 力に応じてその1つ下位の桁の前記センスアンブに対す る比較基準電位を決定する構成であってよい。

【0190】本発明の別の加算演算機能付き半導体メモ リ装置は、いずれかのビット線に接続され、1ビット単 位で2値情報に対応する量子化レベル的な2値の電荷を 蓄積する複数個のメモリセルと、選択されたN個(Nは 2以上の整数) のメモリセルにそれぞれ蓄積されている 電荷を共通の1本のビット線上で加え合わせ、それら電 荷量の総和に対応する電圧値を有する量子化レベル的な (N+1)値のビット線電位を前記ビット線上に生成す る加算手段と、相補的な各ビット線対に並列に接続され たM個(MはNの2進数表示に必要なビット数)のセン スアンプと、前記ビット線電位を前記ビット線を介して 前記M個のセンスアンプに別個に与えるビット線電位供 給手段と、前記M個のセンスアンプに前記ビット線電圧 を検知するための予め設定された異なる比較基準電圧を それぞれ与える比較基準電圧供給手段と、前記M個のセ ンスアンプにそれぞれ所定のタイミングで各対応する前 記比較基準電圧に基づいて前記ビット線電位を検出さ せ、それらセンスアンプのそれぞれの2値出力を組み合 わせて加算値を表すMビットの2進数データを得るセン

[0200]

スアンプ制御手段とを有する。

【発明の実施の形態】以下、図1~図39を参照して本 発明の実施例を説明する。

【0210】先ず、図1~図5につき本発明の基本原理 を説明する。たとえば、2つの(n+1)ビット2進数 データa (an ……a1 a0), b (bn ……b1 b0 ) に対する加算演算を例にとると、本発明では図1に 示すように、各桁の入力ビット(ax, bx, cix)と 出力ビット(cox, sx)との間に4進数または4値の 中間値e4xを導入する。この中間値e4xは、3つの入力 ビット (ax, bx, cix) を対等の重み付けで足し合 わせて得られる値を4進数で表したものである。

【0220】第1ステップ@として、各入力ビット(a x , bx , c ix) を2進数の値(0/1)ではなく4進 数上の値(0/1)とみて足し合わせると、4進数の中 間値 e 4xが得られる。

【0230】次に、第2ステップとして、上記4進数の 中間値 e 4xを2 ピットの2 進数データ [ e4x(MSB), e4x (LSB)] に変換する。ここで、この2進数データの上位 一致し、下位ビットe4x(LSB)は当該桁(x)の和 s x に 一致する。つまり、通常の全加算器と同じ演算結果が得 **られる。** 

【0240】図2に、本発明の上記アルゴリズムを実現 する加算演算装置の基本構成例を示す。

【0250】図示のように、キャパシタンスの等しい3 つのコンデンサCa, Cb, Cc をそれぞれスイッチた とえばトランジスタ・スイッチSWを介して共通の導線 DLに電気的に接続するとともに、導線DLの一端を4 値検出型の電圧検出回路10に接続する。予め各コンデ ンサCa, Cb, Cc には所定の電荷Qを蓄えておく か、殆ど電荷を蓄えないようにする。これは2値情報の 1もしくは0を書き込んでおくことに相当し、各コンデ ンサCa, Cb, Ccの電圧Va, Vb, Vcは所定の 充電電圧値(たとえば3ボルト)もしくは非充電電圧値 (たとえば0ボルト) のいずれかの値をとる。

【0260】全てのスイッチSWを一斉に閉じると、各 コンデンサCa ,Cb ,Cc にそれぞれ蓄積されている 電荷が導線DLを介して加え合わせられる。導線DL上 の電位Ve4は、導線DLの寄生容量を無視すると、それ

「ち蓄積電荷の総和Qt と各コンデンサCa, Cb, Cc のキャパシタンスとで決まる電圧値になる。キャパシタシスは一定であり、蓄積電荷の総和Qt は量子化レベルまたは離散レベルで4通り(0, Q, 2Q, 3Q)あるから、導線DL上の電位Ve4はQtが0のときの値(Ve4(1)とする)、Qtが2Qのときの値(Ve4(2)とする)、Qtが3Qのときの値(Ve4(3)とする)の中のいずれかの値をとる。

7

【0270】電圧検出回路10は、との導線DL上の電 10位 Ve4が4値レベル(Ve4(0), Ve4(1), Ve4(2), Ve4(3)) のいずれに該当するかを検出または判別すればよい。との仕組みは、各々に液体が所定の容量Qだけ入っているかそれとも殆ど入っていない3つの容器Ka, Kb, Kcを4値目盛りの付いたメスシリンダ12に全部空け、メスシリンダ12の目盛りを読むことに類似する。

【0280】そして、電圧検出回路10は、その検出結果を2ピットの2進数データ【Ve4(MSB), Ve4(LSB)】で出力すればよい。すなわち、Ve4(0)を検出したときは[0,0]を出力し、Ve4(1)を検出したときは[0,1]を出力し、Ve4(2)を検出したときは[1,0]を出力し、Ve4(3)を検出したときは[1,1]を出力すればよい。この2ピット2進数データの上位ビットVe4(MSB)は上位桁(x+1)へのキャリーcoxに相当し、下位ピットVe4(LSB)は当該桁(x)の和sxに相当する。

[0290]図3に、本発明による加算演算装置の別の基本構成例を示す。この方式は、各々の抵抗値を量子化レベル的な所定の2値(この例ではR1,R2)の中のいずれか1つに選択可能な3つの電流パスPa,Pb,Pcを電源電圧Vccに対して並列に接続し、メインスイッチSWMを閉じたときに各電流パス回路Pa,Pb,Pcに流れる電流Ia,Ib,Icが足し合わさった全電流Ie4を適当な電流センサ14を用いて4値検出型の電流検出回路16が検出するようにしている。ここで、抵抗R1抵抗値は、抵抗R0の抵抗値よりも、たとえば1000倍程度大きいものとする。

 $\{0\,3\,0\,0\}$  各電流パス回路Pa, Pb, Pc に設けられている設定スイッチSWa, SWb, SWc は2進数 40の値 (0/1) に応じて図の左もしくは右の位置に切り換えられ、その切換位置に応じて各電流 Ia, Ib, Ic は量子化レベル的な所定の2値(Io, I1 とする)の中のいずれか1つの値をとる。したがって、合成電流Ie4は、量子化レベル的な4値  $[3\,Io$ ,  $(2\,Io+I1)$ ,  $(Io+2\,I1)$ ,  $3\,I1$ ] の中のいずれか1つの値をとる。

[0310]電流検出回路16は、合成電流 I e4が4値 [310, (2 I 0 + I 1), (I 0 + 2 I 1), 3 I 1]の中のいずれであるのかを検出し、その検出結果を 50

表す2ビットの2進数データ[le4(MSB), le4(LSB)] を出力すればよい。

【0320】とのように、本発明の加算演算装置では種々の電気的バラメータを利用することが可能である。 【0330】以下の実施例では、本発明をダイナミックRAM(DRAM)に適用した応用例について説明する

【0340】先ず、図4および図5につき、本発明をDRAMで実現する場合の基本原理を説明する。

【0350】DRAM内では、1個のトランジスタと1 個のキャパシタセル (コンデンサ) とからなる各メモリ セルMCがいずれかのビット線BLiに電気的に接続さ れ、そのビット線BLiはそれと相補的なビット線BL i-と対になっていずれかのセンスアンプS/Aに接続さ れている。各メモリセルMCにおいて、トランジスタは スイッチを構成し、キャパシタセルが電荷を蓄積する。 【0360】したがって、図4に示すように、たとえば 3個のメモリセルMCa, MCb, MCc が共通のビッ ト線BLiを介してセンスアンプS/Aに電気的に接続 された構成を得ることができる。ここで、センスアンブ S/Aを4値検出型のセンスアンプで構成すると、上記 した図2の加算演算装置に相当するものが得られる。も っとも、DRAMでは、ビット線BLの寄生容量CB が メモリセルMCのキャパシタンスCs よりも格段に大き いため、この寄生容量CB も回路要素の1つに加えてお く必要がある。

【0370】DRAMにおける通常のデータ記憶と同様に、各メモリセルMCa、MCb、MCcにはデータ"1"を書き込むときは所定量の電荷Qを蓄積させ、データ"0"を書き込むときには電荷を殆ど蓄積させないようにする。電圧レベルでみると、データ"1"には一定の充電電圧VDO(たとえば3ボルト)が対応し、データ"0"には非充電電圧(たとえば0ボルト)が対応する

【0380】上記のように、2つの2進数データa、bについて各桁の加算演算を行う場合は、DRAMにおける通常の書き込み手順により各メモリセルMCa、MCb、MCcに2値入力ビット(ax, bx, cix)の値を予め書き込んでおく。

【0390】そして、ビット線対BLi, BLi-を通常の基準電圧である0.5 VDD (VDDは電源電圧) にプリチャージしてから、各対応するワード線Wa, Wb, Wcをアクティブにして、各メモリセルMCa, MCb, MCcの蓄積電荷を共通ビット線BLiを介して加え合わせる。そうすると、ビット線BLiの電位Ve4は、図4の真理値表にしたがって次式(1),(2),

(3), (4)で表される4種類の電圧値Ve4(0), Ve4(1), Ve4(2), Ve4(3)の中のいずれか1つの値をとる。

0400

 $V_{e4(0)} = 0.5 V_{DD} \{1 - 3 C_s / (C_B + 3 C_s)\}$ ..... (1)

 $V_{e4(1)} = 0.5 V_{DD} \{1 - C_s / (C_B + 3C_s)\}$ ..... (2)

 $V_{e4(2)} = 0.5 V_{DD} \{1 + C_s / (C_B + 3C_s)\}$ ..... (3)

 $V_{e4(3)} = 0.5 V_{DD} \{1 + 3 C_s / (C_B + 3 C_s)\}$ ..... (4)

【0410】上式(1)~(4)から、0<Ve4(0),  $V_{e4(1)} < 0.5 V_{DD}, 0.5 V_{DD} < V_{e4(2)}, V_{e4}$ (3) <VDDの大小関係があること、さらに詳しくは0<  $V_{e4(0)} < 0.5V_{D0} \{1-2C_{s} / (C_{B}+3C_{s})\}$ )  $\}$  < V e4(1) < 0. 5 V DDD < V e4(2) < 0. 5 V D の大小関係があることがわかる。

【0420】そこで、本実施例における4値検出型のセ ンスアンプS/Aとして、たとえば図5に示すように一 対の2値検出型センスアンプS/A1 、S/A2 を組み 合わせたものを採用する。

【0430】第1のセンスアンプS/A1 には、相補ビ ット線BLi-側からの比較基準電圧Vref1として0.5 VDOを与える。センスアンプS/A1 は、通常の2値型 の検知増幅動作を行い、ビット線BLi の電位V e4と比 較基準電圧Vref1との大小関係に応じて"1"もしくは 20 "0"の2値データを出力する。より詳細には、Ve4> 0. 5VDDのときはBLi, BLi-上に(VDD、0)を 出力し、Ve4<0.5VDDのときはBLi, BLi-上に (O, VDD) を出力する。

【0440】一方、第2のセンスアンプS/AZ には、 相補ビット線BLi-側からの比較基準電圧Vref2とし て、上記第1のセンスアンプS/A1 の検出結果が "1"のときは0.5 VDO {1+2 Cs / (CB+3 C s ) } を与え、S / A1 の検出結果が"0"のときは 0.5 VDO {1-2 Cs / (CB+3 Cs)}を与え

【0450】とのセンスアンプS/A2も、通常の2値 型の検知増幅動作を行い、ビット線BLi の電位Ve4と 比較基準電圧V ref2との大小関係に応じて"1"もしく は"O"の2値データを出力する。より詳細には、Ve4 > {1+2Cs / (CB+3Cs)) またはVe4> (1 -2Cs/(CB+3Cs)}のときはBLi, BLi-上に(V DD、0)を出力し、V e4< {1+2 C s / (C B + 3 C s ) } またはVe4< {1-2 C s / (C B + 3 Cs ) ) のときはBLi , BLi-上に (0, VDD) を出 40 続される。 力する。

【0460】との結果、センスアンブS/A1, S/A 2 より、Ve4(0) が検出されたときは(0, 0)、Ve4 (1) が検出されたときは(0,1)、Ve4(2)が検出さ れたときは(1,0)、Ve4(3) が検出されたときは (1, 1)の2ビット2進数データ[Ve4(MSB), Ve4 (LSB) ]が得られる。

【0470】上記と同様に、この2ビット2進数データ の上位ビットVe4(MSB) を上位桁(x + 1 ) へのキャリ  $-\mathrm{c}$  oxとし、下位ビット $\mathrm{V}$  4e(LSB) を当該桁( $\mathrm{x}$ )の和 50 17, $\mathrm{T}$  16には $\phi$  1 が与えられる。トランジスタ $\mathrm{T}$  15には

sxとすることができる。

【0480】次に、図6~図15につき、本実施例によ る加算演算機能付きDRAMの具体例の構成および作用 を説明する。

10

【0490】図6に、この実施例における加算演算機能 D $\{1+2$ Cs /(CB+3Cs) $\}$  < Ve4(3) < VDD 10 付きDRAMの要部の回路構成を示す。このDRAMに おいて、メモリセルアレイ、アレイ内のメモリセルM C、ワード線W、ビット線BLi , BLi-、センスアン プS/A等の基本要素は通常の構成である。 各センスア ンプS/Aとメモリアレイとを選択的に導通/遮断する ために各ビット線BLi, BLi-上に設けられるトラン スファゲート(T16, T17, T26, T27) も常套手段で ある。

【0500】特徴的な構成は、隣合う一対のセンスアン プS/A1, S/A2 とメモリセルアレイとの間(図6 の例ではトランスファゲートT16, T17, T26, T27の 内側)に加算演算用のテンポラリーメモリセルMCOL MC02, MC11, MC12, MC13, MC21, MC22, M C23およびトランジスタT03, T04, T14, T15, T2 4. T25が付加されていることである。

【0510】より詳細には、ビット線BL1 とアース電 位との間に2個のテンボラリーメモリセルMC12, MC 13が並列に接続される。MC13のトランジスタT13およ びキャパシタC13の接続点とアース電位との間にはトラ ンジスタT14が接続される。

【0520】ビット線BL2とアース電位との間に2個 のテンポラリーメモリセルMC11, MC01が接続され る。MC 01のトランジスタT 01およびキャバシタC 01の 接続点とビット線BL1--との間にはトランジスタT03が 接続される。ビット線BL1、BL2 の間にトランジス タT15が接続される。

【0530】ビット線BL1-とアース電位との間に2個 のテンポラリーメモリセルMC 22、MC 23が並列に接続 される。MC23のトランジスタT23およびキャパシタC 23の接続点とアース電位との間にトランジスタT24が接

【0540】ビット線BL2-とアース電位との間に2個 のテンポラリーメモリセルMC 21, MC 02が並列に接続 される。MC02のトランジスタT02およびキャパシタC 02の接続点とビット線BL1 との間にはトランジスタT 04が接続される。ビット線BL2 , BL2-の間にトラン ジスタT25が接続される。

【0550】各トランジスタTにはシーケンス制御部2 0 (図9) より所要の制御信号 φが与えられる。詳細に は、ビット線BL1 ,BL2 上のトランスファゲートT

- φ2 が与えられる。テンポラリーメモリセルMC11、M C12のそれぞれのトランジスタT11、T12にはφ3 が与 - えられる。テンポラリーメモリセルMC13のトランジス タT13にはφ4 が与えられる。トランジスタT14にはφ 5 が与えられる。テンポラリーメモリセルMC01のトラ ンジスタT㎝にはφ6 が与えられる。トランジスタT03 には φ7 が与えられる。

【0560】トランジスタT04にはø8 が与えられる。 テンポラリーメモリセルMC02のトランジスタT02には φ9 が与えられる。トランジスタT24にφ10が与えられ 10 る。テンポラリーメモリセルMC23のトランジスタT23 に φ 11が与えられる。 テンポラリーメモリセルMC 21, MC22のそれぞれのトランジスタT21, T22に φ12が与 えられる。トランジスタT25kC φ13が与えられる。トラ ンスファゲートT26, T27にはφ14が与えられる。

【0570】シーケンス制御部20は、メモリ制御ロジ ック部 (図示せず) 等より通常のデータ書き込み/読み 出しのためのコマンドCD1、本実施例における加算演 算のためのコマンドCD2 等を入力するほか、クロック 回路(図示せず)よりクロックCKを入力し、所定のシ 20 ーケンスおよびタイミングで上記の各種制御信号ゆを発 生する。

[0580]図7に、センスアンプS/A(S/A1, S/A2)の回路構成を示す。このセンスアンプS/A は、シーケンス制御部20からの相補的な一対の制御信 号oA.oA-によってアクティブ状態となり、相補的な ビット線対BL、BL- 上の電位を入力し、その差分を 検知して電源電圧VDDのレベル、アース電位のレベルま で増幅する2値検出型の差動増幅器として構成されてい

【0590】図6では図示していないが、各センスアン プS/Aの近傍またはメモリセルアレイの外側には、た とえば図8に示すような回路構成のプリチャージ回路2 2が設けられている。ブリチャージ給電線24は図示し ないプリチャージ電源回路に接続されている。

【0600】シーケンス制御部20が制御信号ΦPをH レベルに活性化すると、プリチャージ・トランジスタT PL TPZおよびイコライズ・トランシスタTP3 がそれ ぞれ導通し、ブリチャージ電源回路からのプリチャージ 基準電圧VPの電圧レベル(0.5VDD)にビット線対 40 BLi, BLi-がプリチャージされるようになってい

【0610】図6において、各センスアンプS/Ai は、Yアドレスデコーダ (図示せず) からのYアドレス 選択信号YSi によって択一的に選択される。選択され ると、当該センスアンプS/Aiの入/出力つまりビッ ト線対BLi, BLi-がデータ入出力線 I/O, I/O - に接続されるようになっている。

【0620】次に、このDRAMにおいて、図10に示 すような2つの (n+1) ビット2進数データA (An ----- A1 A0 ) 、B (An ----- A1 A0 ) を加算演算す る場合の作用を説明する。なお、以下の説明で参照する 図11~図21では、図解の容易化のため、Yアドレス 選択線YSおよびデータ入出力線 I/O, I/O-を省 いている。

【0630】先ず加算演算を実行するに先立ち、DRA Mにおける通常のライトモードで、加算演算の対象とな る両2進数データA、Bをメモリセルアレイ内の適当な メモリセルMCに格納する。

【0640】たとえば、図11に示すように、加数デー タBのピットBn ……B1 B0 をピット線BL1 側に格 納し、被加数データAのピットAn ……A1 A0 をピッ ト線BL2 側に格納する。ととで、両データA、Bにお ける同一の桁のピットを同一のワード線▼上のメモリセ ルMCに書き込むことは重要である。なお、このデータ 格納処理のような通常のDRAM動作では、加算演算用 の制御信号 φ2 ~ φ13を非アクティブ状態(Lレベル) に固定しておく。

【0650】図12に、加算演算の最初のステップを示 す。加算は最下位ビットAO, BOから始める。

【0660】先ず、最下位ビットA0, B0をそれぞれ 格納しているメモリセルアレイ内の2つのメモリセルM C、MCに共通接続されているワード線W0を選択し、 通常のDRAM読み出し手順によって、それら最下位ビ ットA0, B0の内容をピット線BL1, BL2を介し てセンスアンプS/A1、S/A2 にセンシングさせ る。この際に、制御信号 φ1. φ14をHレベルにして、 各トランスファゲートT16, T17, T26, T27を導通さ せ、メモリセルアレイとセンスアンプS/A1 ,S/A 2 とを電気的に接続しておく。

【0670】センスアンプS/A1, S/A2 のセンシ ング動作が完了した時点で、制御信号φ3 をHレベルに 活性化し、最下位ビットA0 , B0 の内容をテンポラリ ーメモリセルMC11、MC12にそれぞれ書き込む。これ により、最下位ピットAO, BOの内容がメモリセルア レイ内のメモリセルMC、MCからテンポラリーメモリ セルMC11、MC12にそれぞれコピーされたことにな る。

【0680】とのコピー動作が完了した時点で、制御信 号ø3 をLレベルに戻し、テンポラリーメモリセルMC 11, MC 12をそれぞれビット線 B L 1, B L 2 から電気 的に遮断し、コピー内容を保存させる。また、両センス アンプS/A1、S/A2 の動作を止めて、ワード線♥ 0 をしレベルに戻す。これで、メモリセルアレイ内でも コピー元の情報(AO, BO)が再書き込みされたこと になる。

【0690】一方、制御信号φ5をHレベルにしてトラ ンジスタT14を導通させ、テンポラリーメモリセルMC 13に2値データの"0"を書き込んでおく。この2値デ 50 ータ"0"は最下位桁演算の入力キャリーに用いられ

る。

【0700】上記コピー動作の後は、図8のプリチャージ回路22を活性化して各ピット線対(BL1, BL1-)、(BL2, BL2-)を基準電圧0.5 V DOXこプリチャージする。

13

【0710】次に、図13に示すように、プリチャーシの状態下で制御信号ゆ12をHレベルに活性化して、テンポラリーメモリセルMC21、MC22にプリチャージ基準電圧0.5 VDDを書き込む。その直後に、制御信号ゆ2、ゆ13を活性化(Hレベル)にして、トランジスタT1 105、T25を導通させ、ビット線BL1、BL2同士およびBL1、BL2同士をそれぞれ短絡状態で接続する。【0720】なお、ブリチャージの終了直前に、制御信号ゆ1、ゆ14をLレベルに戻してトランスファゲートT16、T17、T26、T27をオフ状態にしておく。これにより、以後の演算動作においてメモリセルアレイはセンスアンプS/Aから電気的に切り放される。

【0730】上記ブリチャージの終了後に、制御信号ゆ3, ゆ4をHレベルに活性化する。図14に、この状態を電気回路網としてわかりやすく示す。これは図4の電20気回路網と同等または等価である。したがって、図4と同じ真理値表および式(1)~(4)が当てはまり、ビット線BL1, BL2上には図4の電位Ve4と同じ量子化レベル的な値を有する電位Vdataが得られる。なお、この時点では、センスアンブS/A1はまだ活性化されてはいない。

【0740】次に、図15に示すように、制御信号の2 , の13をLレベルに戻してトランジスタT15, T25を オフ状態にし、ビット線BL1 , BL2 同士およびBL 1-, BL2-同士をそれぞれ電気的に分離する。この分離 30 の後でも、各ビット線BLはハイインビーダンス状態に 置かれているため、その電位は変動しない。すなわち、 ビット線BL1 , BL2 上の電位Vdataは以前と同じ電 圧値を維持し、ビット線BL1-, BL2-上の電位は基準 電圧(0.5 VDD)を維持する。

【0750】CCで、センスアンブS/A1を活性化する。センスアンブS/A1はビット線BL1上の電位Vdataと相補ビット線BL1上の基準電圧(0.5 VDD)との間の電圧差を検知して増幅する。すなわち、Vdata>0.5 VDDのとき(つまりVdata(2)またはVdata(3)のとき)はビット線BL1上にVDDレベルの電圧を出力し、ビット線BL1上にアース電位VGNDの電圧を出力する。また、Vdata<0.5 VDDのとき(つまりVdata(0)またはVdata(1)のとき)はビット線BL1上にアース電位VGNDの電圧を出力し、ビット線BL1上にアース電位VGNDの電圧を出力し、ビット線BL1上にアース電位VGNDの電圧を出力し、ビット線BL1上にVDDレベルの電圧を出力する。

【0760】図16に、上記のようなセンシング動作を 行う際のセンスアンプS/A1回りの電気回路網を示 す。理解されるように、このセンスアンプS/A1のセ ンシング動作によってビット線BL1上に得られる2値 電圧 (VDD/VGND) は最下位ビットA0, B0の加算 演算結果のキャリー出力Coを表す。

【0770】とのようにセンスアンプS/A1が動作しても、ビット線BL2,BL2-上の電位は何の影響も受けることなく、それまでの電圧値V data、0.5 V DDをそれぞれ維持する。

【0780】センスアンブS/A1のセンシング動作の前後で制御信号φ7、φ8をHレベルに活性化してそれぞれトランジスタT03、T04を導通させ、センスアンブS/A1のセンシング情報をテンポラリーメモリセルMCon、MC02に書き込む。

【0790】つまり、センスアンプS/A1がビット線BL1上でVdata(2)またはVdata(3)を検出してビット線BL1、BL1-上にそれぞれVDD、VGNDを出力したときは、テンポラリーメモリセルMCO1にビット線BL1-上の電圧VGNDが書き込まれるとともに、テンポラリーメモリセルMCO2にビット線BL1上の電圧VDD(キャリー出力Co="1")が書き込まれる。

【0800】また、センスアンプS/A1がビット線BL1上でVdata(0)またはVdata(1)を検出してビット線BL1,BL1上にそれぞれVQND,VDDを出力したときは、テンボラリーメモリセルMCのIにビット線BL1上の電圧VDDが書き込まれるとともに、テンボラリーメモリセルMCの2にビット線BL1上の電圧VGND(キャリー出力Co = "0")が書き込まれる。

【0810】もっとも、両テンポラリーメモリセルMC 01. MC 02のうち、この実施例において有効に機能するのはキャリー出力Co をコピーするMC 02だけであり、MC 01は実質的に機能しない。

【0820】また、制御信号の3,の4が活性状態(Hレベル)を維持しているため、テンポラリーメモリセルMC12,MC13にもビット線BL1上のキャリー出力Cの2値電圧(VDD/VGND)がコピーされる。このコピーが意味を持つのはキャリー格納用のMC13である。MC12にコピーされたデータは後の動作で他の情報と置き換えられてしまう。なお、この時点でも、センスアンプS/A2はまだ活性化されていない。

【0830】上記のようにしてテンポラリーメモリセル MC02へのキャリー出力Co (VDD/VGND)のコピーが 完了したなら、図17に示すように、制御信号φ7, φ8をLレベルに戻してトランジスタT03, T04を遮断する。

【0840】次いで、制御信号ゆ9をHレベルに活性化し、ビット線BL2-上で両テンポラリーメモリセルMC 02, MC21にそれぞれ蓄積されている電荷を加え合わせる。

【0850】図18にこの時の状態を電気回路網としてわかりやすく示す。センスアンプS/A1の一方の差動入力であるビット線BL2上の電位Vdataは図14の状態の時の電圧値つまりVdata(0)~Vdata(3)のいずれ



かを維持している。しかし、他方の差動入力であるビット線BL2-上の電位Vref2は、テンポラリーメモリセル
 MC02に格納されていたキャリー出力Co (VDD/VGN D)に応じて、次の式(5)または(6)のいずれかで表\*

るビッ \*される電圧値に移行する。 リセル 【0860】つまり、キャリー出力Coが1(VDD)の シ/VGN ときは、

 $V ref2 = 0.5 V DO \{1 + 2 Cs / (CB + 3 Cs)\}$  ..... (5)

【0870】キャリー出力Coが0(VGND)のとき ※ ※は、

 $V ref2 = 0.5 VDD \{1 - 2 Cs / (CB + 3 Cs)\}$  ..... (6)

【0880】図19に、これらの式(5),(6)の導出を示す。なお、基準電圧供給回路のビット線BL2-に接続されるテンポラリーメモリセルMC02, MC21のキャパシタセルC02, C21のキャパシタンスは、上記基準電圧Vref2を得るための所定の値に選ばれる。本実施例では、たとえばC02=Cs,C21=Cs/2である。

【0890】再び図17において、上記のように制御信号か9を活性化した直後に、センスアンプS/A2を活性化する。

【0900】キャリー出力Coが1(VDD)であった場合、センスアンプS/A2はビット線BL2上の電位Vdata(Vdata(2)またはVdata(3))と相補ビット線BL2上の基準電圧Vref2(5)との間の電圧差を検知して増幅する。

【0910】すなわち、Vdata>Vref2(5)のとき (つまりVdata(3)のとき)はビット線BL2上に電圧 VDDを出力し、ビット線BL2-上に電圧VGNDを出力する。また、Vdata<Vref2(5)のとき(つまりVdata (2)のとき)はビット線BL2上に電圧VGNDを出力 し、ビット線BL2-上に電圧VDDを出力する。

【0920】キャリー出力Coが0(VGND)であった場合、センスアンプS/A2はビット線BL2上の電位Vdata(Vdata(0)またはVdata(1))と相補ビット線BL2上の基準電圧Vref2(6)との間の電圧差を検知して増幅する。

【0930】すなわち、Vdata>Vref2(6)のとき (つまりVdata(1)のとき)はビット線BL2上に電圧 VDDを出力し、ビット線BL2-上に電圧VGNDを出力す る。また、Vdata<Vref2(6)のとき(つまりVdata (0)のとき)はビット線BL2上に電圧VGNDを出力 し、ビット線BL2-上に電圧VDDを出力する。

【0940】 とうして、センスアンプS/A2 のセンシング動作によってビット線BL2 上に得られる2値電圧 40 (VDD/VGND)は最下位ビットA0, B0 の加算演算結果の和S0 を表す。なお、ビット線BL1 上の電位は最下位ビットA0, B0 の加算演算結果のキャリー出力C0 を表す2値電圧 (VDD/VGND)を維持している。

【0950】との結果、最下位ビットA0, B0 に対する加算演算の結果が2進数データ((Co, So)として両センスアンプS/A1, S/A2 ないし両ビット線対B(BL1, BL1-)、(BL2, BL2-)に得られる。

【0960】次に、加算演算結果の2進数データ(Co

、So)をメモリセルアレイ内の適当な場所に格納する。たとえば、図20に示すように、制御信号の1、の14およびワード線WOを活性化して、加算対象の最下位ビットAO、BOが格納されていたメモリセルMCに上書きで格納してもよい。オリジナルデータAO、BOを保存したい場合は別のメモリセルMCに書き込んでよい。また、データ入出力線 I / O、I / O - を介してデータ(Co、So)をメモリ外部に読み出すことも可能である。

【0970】以上で最下位ビットA0, B0 に対する加 算演算処理を終了する。次に、最下位から2番目(第2 桁)のビットA1, B1 について上記と同様の処理を繰 り返す。

【0980】すなわち、最初のステップでは、上記と同様の手順により、メモリセルアレイ内の該当のメモリセルMC、MCに格納されている演算対象のビットA1、B1の内容をテンポラリーメモリセルMC11、MC12にそれぞれコピーする。

[0990] ただし、図21に示すように、制御信号 φ 5をLレベル (非活性化レベル) に固定しておく。これによって、先 (下位桁) の加算演算でテンポラリーメモリセルMC13に格納されているキャリー出力Coを今回の加算演算ではキャリー入力C1に用いる。後の処理は上記した最下位ビットの加算演算のときと同じシーケンスで行われる。

【1000】上記の作用では、加算対象のデータをいったんメモリセルアレイに書き込み、それから加算演算を 実行する手順について説明した。

【1010】しかし、データの書き込みと同時に加算演算を実行することも可能である。この場合は、メモリセルアレイ内で該当のワード線Wを活性化するのと同時に、制御信号ゆ3も活性化して、メモリセルアレイ内に書き込まれるデータをテンポラリーメモリセルMC11、MC12にも書き込む。最下位ビットの加算演算では、上記と同様に制御信号ゆ5をHレベルに活性化して、テンポラリーメモリセルMC13へのデータ"0"の書き込みを行う。

【1020】そして、メモリセルアレイへのデータの書き込みの完了後に、制御信号ゆ1 , ゆ14をLレベルに戻してトランスファゲートT16、T17, T26, T27を遮断し、メモリアレイを加算演算部から切り離す。その後は、上記と同様のシーケンスで加算演算処理を行えばよ

【1030】次に、このDRAMにおいて加算演算だけでなく減算演算も行えるようにした実施例を説明する。 【1040】2進数における減算は、減数の2の補数値を算出し、被減数と減数の2の補数値を加算することによって達成される。

【1050】2進数の2の補数は、その2進数の全ビットを論理反転させ、その反転操作によって生成された値に1を加えることによって得られる。たとえば、8ビットの2進数 [010110]の2の補数を得るには、まず全てのビットを反転させる。この操作によって、2進数 [10100101]が得られる。この数に1を加算して得られた数 [10100110]が元の数の2の補数値である。

【1060】図22に、この実施例によるDRAMの要部の構成を示す。この実施例では、テンポラリーメモリセルMC11、MC12、MC21、MC22に各々独立の制御信号の31、の32、の121、の122が与えられる。また、テンポラリーメモリセルMC13、MC23に接続されるトランジスタT14、T24の他方の端子にはアース電位ではなく制御信号の15が与えられる。その他の部分は上記し20た加算演算回路と同じ構成である。

【1070】もっとも、この実施例において、両テンポラリーメモリセルMC11、MC12を同一の制御信号ゆで選択する構成としても構わない。実際、制御信号の121、の122 は同じタイミングでしか制御しないので、同一の制御信号のとしてもよい。あえて別個の制御信号の121、の122 としたのは、センスアンブの反対側で互いに別個の制御信号の31、の32に対応させ、センスアンブ部分のレイアウトの対象性を実現させやすい構成を提供するためである。

【1080】減算演算においても、演算に必要なデータ(A.B)を予め通常のDRAMのライトモードでメモリセルアレイ内の適当な場所に書き込んでおく。その場合、制御信号ゆのうち、ゆ2, ゆ31, ゆ32, ゆ4, ゆ5, ゆ6, ゆ7, ゆ8, ゆ9, ゆ10, ゆ11, ゆ121, ゆ122, ゆ13および15を非活性状態(Lレベル)に保ち、ゆ1とゆ14をHレベルに活性化してトランスファゲートT16, T17, T26, T27を導通させれば、通常のDRAMになるので、その状態でデータの書き込みを行う。

【1090】減算演算の最初のステップでは、被減数(この例ではA)の最下位ビットA0をテンポラリーメモリセルMC11へコピーする。これと同時に、減数(B)の2の補数の最下位ビットを生成する。

【1100】図23に、とのステップで活性化される素子と制御信号を実線で示す。先ず、ワード線W0を活性化し、被減数Aおよび減数Bの最下位ビットA0, B0をビット線BL1, BL2を介してそれぞれセンスアンプS/A1, S/A2に読み出し、両センスアンプS/A1, S/A2に2値データA0, B0をセンシングさせる。その後、制御信号φ31, φ7, φ8をHレベルに 50

活性化する。それと同時に制御信号φ5, φ10, φ15も Ηレベルに活性化する。

【1110】もっとも、 φ8, φ10はLレベルに保って おいても構わない。この例では、センスアンプに対する 制御信号の対象性を考慮し、それぞれ制御信号φ7, φ 15とのバランスをとるために、φ8, φ10も活性化する。

【1120】上記の操作により、メモリセルアレイ内に格納されていた被減数Aの最下位ビットA0がセンスアンプS/A2を介してテンポラリーメモリセルMC11にコビーされる。一方、減数Bの最下位ビットB0はセンスアンプS/A1に読み出され、ビット線BL1-上に得られたビット反転された値B0-がテンポラリーメモリセルMC01に書き込まれる。

【1130】なお、ビット線BL1上に読み出されたB0のデータはテンポラリーメモリセルMC02に書き込まれるが、この値は使われない。したがって、この書き込みは行わなくてもよい。

【1140】また、上記のように制御信号 φ5 , φ15が 共にHレベルになることで、テンポラリーメモリセルM C13にデータ"1"が書き込まれる。したがって、2つ のテンポラリーメモリセルMC01、MC13のデータの和 は減数Bの2の補数の最下位ビットになっている。これ で、減算に必要な最下位ビットの準備が完了したことに なる。

【1150】次に、制御信号 $\phi$ 1、 $\phi$ 14をLレベルに戻して、メモリセルアレイを加算演算回路から切り離す。そして、制御信号 $\phi$ 31、 $\phi$ 7、 $\phi$ 8をLレベルに戻したうえで、ビット線対(BL1、BL1-)、(BL2、BL2-)およびセンスアンプS/A1、S/A2を0.5 VDXにプリチャージする。制御信号 $\phi$ 5、 $\phi$ 10は次に続く減算操作の開始までにLレベルに戻しておく。

【1160】次に、最下位ビットの減算演算を開始する。すなわち、被減数Aの最下位ピットA0と減数Bの2の補数の最下位ピットを加算する。図24、図25、図26および図27にこの加算演算の一連の操作を示す。加算演算原理および操作手順は上記した加算演算と同じであるので、詳細な説明は省略する。

【1170】最下位ビットの次(第2桁)のビットに対する減算も基本的には最下位ビットの演算と同じである。ただし、減数の2の補数を生成する時に、最下位ビットでは"1"のデータをテンポラリーメモリセルMC 13に書き込んだが、最下位ビット以外では"1"を加える必要がないので、テンポラリーメモリセルMC 13に"1"データを書き込むという操作は行わない。

【1180】また、被減数Aの最下位ビットA0と減数Bの2の補数の最下位ビットとの加算演算の結果として、上記実施例と同様に両センスアンプS/A1,S/A2より2値のキャリー情報Coおよび和(サム)情報Soが得られる。キャリー情報Coは次の上位ビットの



減算演算で必要となる。都合のいいととに、図28に示すように、テンポラリーメモリセルMC13を上記実施例の加算演算のときと同様にキャリー情報Coの一時保持エレメントとして使用できる。

19

【1190】本実施例においては、データのビット深さ方向に対しての並列演算は行わないが、データをまとめてDRAMに取り込み、上記のような1ビット加算(減算)演算をDRAM内の全てのデータについて同時に行うことができる。たとえば、DRAM内に4000組のセンスアンプ(S/A1、S/A2)があれば、一度に 104000個の1ビット全加算(減算)演算を実行することができる。

【1200】とのような一括演算処理は、たとえば画像処理において1フレーム分の画像データにフィルタ処理、補間処理、動き検出処理等を施すのに有利である。【1210】上記した実施例では、トランスファゲートT16, T17, T26, T27の内側に加算演算部を設けている。これらのトランスファゲートは原理的には必要ない。しかし、加算演算時には、これらのトランスファゲートをオフ状態にしてメモリセルアレイ内のビット線を20加算演算部から電気的に切り離すことができる。これにより、加算演算で用いるビット線BL1, BL1-, BL2, BL2-の有効部分の長さを短くし、ビット線容量負荷(寄生容量CB)を小さくできるため、演算動作を高速に行えると同時に、容量負荷の充電に要する消費電力を少なくできるという利点がある。

【1220】また、上記実施例では、加算演算部を構成するセンスアンプが通常のDRAMにおいて隣合う一対のセンスアンプS/A1、S/A2から構成されている。とのため、加算演算機能を付加するに際してセンスアンプ部の回路面積を増やす必要がなく、設計・製造の点でも動作の点でも効率がよい。

【1230】また、上記したように、演算に必要なデータ(A、B)をメモリセルアレイ内に格納するに際しては、同じ桁のビットを同一のワード線Wに接続されているメモリセルに書き込んでおくことができる。そして、その同一のワード線Wを選択して、それらのビットを同時に読み出し、両センスアンプS/A1、S/A2を介して加算演算部の所定のテンポラリーメモリセルMCに同時にコピーすることができる。

【1240】さらに、上記実施例における加算演算部内のテンポラリーメモリセルMCのうち、MC11, MC12, MC13, MC21, MC22, MC23を省き、それらの機能をメモリセルアレイ内のメモリセルに代用させることが可能である。

【1250】また、通常のDRAMと比較してセンスアンプ部の面積が倍増してしまうが、たとえば図29に示すように、本実施例による4値検出型のセンスアンプ(S/A1, S/A2)を1つのビット線対(BLi, BLi-)に割り当てる構成も可能である。

【1260】図29の構成においても、加算演算部のテンポラリーメモリセルMCのうちMC11、MC12、MC13、MC21、MC22、MC23を省き、それらの機能をメモリセルアレイ内のメモリセルに代替させることが可能である。

【1270】また、とのように4値検出型のセンスアンプ(S/A1、S/A2)が1つのピット線対(BLi、BLi-)に1対1で対応する構成においては、メモリセルアレイ内で被加数(被減数)の2進数データAのピットと加数(減数)の2進数データBのピットとが同一のピット線上のメモリセルに格納され、加算演算時には図5のように同一のピット線BLi上で3つのメモリセルMCの蓄積電荷が加え合わせられることになる。

【1280】以下に、図30~図34につき、この方式のDRAMにおけるデータのアドレス割付法を説明する。説明を簡単に説明するために、被加数データA.加数データBのいずれも3ビット巾とし、各々8個連なったデータ群であるとする。

【1290】図30に、加算演算前にメモリ内に格納さ れているそれぞれのデータビットの配置を示す。ここ で、A(b, t)において、bはビット位置(下位ビッ トから上位ビットに向かって0、1、2と番号を付けて いる。) を示し、t はデータ群の中での順位を示してい る。B(b、t)も同様である。C(x, t)は加算演 算のキャリー情報を一時的に蓄える目的で使用される。 【1300】Xデコーダ30は、通常は行アドレス情報 で指定される1本(行)のワード線を選択(活性化)す るが、後述するように本実施例の加算演算モードでは同 時に3本(行)のワード線を選択(活性化)できるよう に構成されている。Yデコーダ32は、列アドレス情報 で指定される1個のセンスアンプS/A(i) をデータ入 出力線に接続するように機能する。各列のセンスアンプ S/A(i) は、上記したような一対のセンスアンプS/ A1, S/A2 を含んでいる。

【1310】加算演算は、上記したように最下位ビットから順次1メモリーオペレーションサイクル毎に1ビットずつ行う。1メモリーオペレーションサイクルは、通常のDRAMの1ビット読み出しサイクルと基本的には同じである。

【1320】上記した実施例と同様に、A(b, t)およびB(b, t)を通常のDRAMのライトモードで予めメモリーセルアレイ内に書き込んでおく。C(x, t)は全て"0" にしておく。

【1330】先ず、第1メモリーオペレーションサイク・ルで最下位ビットの加算を行う。とのため、図31に示すように最下位ビットA(0, t)、B(0, t) およびキャリービットC(x, t)の3つの行を同時に選択し、上記したような加算演算を実行する。そして、との演算の結果得られた和情報SoはA(0, t)および/
 またはB(0, t)に、キャリー情報CoはC(x,

t) にそれぞれライトバックされる。

【1340】第2メモリーオペレーションサイクルで は、図32に示すように最下位から2番目のビットA (1, t)、B(1, t) およびキャリービットC

21

(O, t)の3つの行を同時に選択して上記と同様の加 算演算を実行する。そして、その演算によって得られた 和情報S1 をA(1, t) および/またはB(1, t) に、キャリー情報C1をC(0, t)にそれぞれライト バックする。

[1350] 第3メモリーオペレーションサイクルで は、図33に示すように3番目(最上位)のビットA (2. t)、B(2, t)およびキャリービットC

(1, t) の3つの行を同時に選択して上記したような 加算演算を実行する。そして、その演算によって得られ た和情報S2 をA(2,t)および/またはB(2, t) に、キャリー情報C2 をC (1, t) にそれぞれラ

イトバックする。

【1360】したがって、図34に示すように、最終的 な加算演算結果のデータ(S2 S1S0 + C2 )がメモ リーアレイ内の各該当位置に蓄えられる。これらの演算 20 結果データは、通常のDRAMにおけるリードモードで 読み出すことができる。

【1370】 この方式では、上記のように加算演算の際 に複数のワード(行)を選択しなければならない。ま た、キャリー情報Cを格納しているワード(Wc とす る) は全てのサイクルで選択されなければならない。さ らに、演算結果後に、キャリー情報C と和情報 S をライ トバックするときは、両者のタイミングをずらさなけれ ばならない。

【1380】したがって、キャリー用のワード線Wcの 30 制御回路を設ければよい。また、演算動作時にのみ2本 のワード線を選択可能とする回路は、既に多くの例があ

[1390] 図35に、最も簡単な例の1つを示す。と\*

\*の方式は、Xデコーダに入力されるXアドレス信号の最 下位ビットX0 ,X0-に制御信号SELを多重するもの である。Xデコーダ30'は、SELが"0"の場合は 1本のワード線を指定する通常のデコーダとして動作 し、SELが"1"の場合は連続する2本のワード線を 同時選択するデコーダとして動作する。なお、キャリー C用のワード線Wc を選択するための制御信号Carry は 別個に与えられる。

【1400】上記した実施例では、2値情報(0/1) 10 の加算演算を4値処理(2値→4値→2値)によって行 うものであった。

【1410】しかし、上記の説明から理解されるよう に、本発明の原理は4値処理に限定されるものではな く、たとえば8値処理(2値→4値→2値)、16値処 理 (2値→16値→2値) も可能であり、あるいは10 値処理(2値→10値→2値)等でも実現できる。本発 明では、2値の加算演算が遂行目標であり、4値や8値 等は加算演算の中間処理の際の値として扱われるだけで

【1420】以下に、8値処理について説明する。数値 の表現では、各桁の重みは2のべき乗になっている。し たがって、たとえば8進数処理の際に1桁の数値"7" が演算結果として得られた場合、これを2進数に変換す れば"111"となって3桁の数値になる。2進数の加 算演算操作としてみた場合、"111"の右端の"1" はその桁の数を示し、真ん中の"1"は次の上位桁への 桁上がりがあることを示し、左端の"1"は2つ先の上 位桁への桁上がりがあることを示している。

【1430】具体例として、2進数の数値V, W, X, 01, Z=11であるとする。

【1440】とれら5個の数の加算演算を8値処理を介 して演算し、2値数(2進数)の結果を得るものとす る。先ず、与えられた5個の数の最小桁の和を求める と、以下のようになる。

V(LSB) + W(LSB) + X(LSB) + Y(LSB) + Z(LSB) = 0 + 1 + 1 + 1 + 1.... (7) =4(8進数)=100(2進数)

【1450】下位桁からの桁上げを無視して、次の桁の※ ※和を求めると、以下のようになる。

 $V(2^{nd}LSB) + W(2^{nd}LSB) + X(2^{nd}(LSB) + Y(2^{nd}(LSB) + Z(2^{nd}(LSB) = 1)$ 

+1+0+0+1=3 (8進数)=011 (2進数) .....(8)

[1460] 上記式 (7) の結果から、これら5個の数 値の加算演算結果の最下位桁は2進数表示で"0"であ る。また、上記式(7)の結果から、次の上位桁への桁 上げはないから、上記式(8)の結果において右端の数 値"1"が加算演算結果の第2下位桁になり、2進数表 示で"1"になる。

【1470】また、上記式(7)の結果において左端の 値が"1"であるから、次の上位桁(つまり第3下位 桁) への桁上げがある。これらを考慮すれば、加算演算 結果の第3、第4下位桁はそれぞれ"0", "1"にな 50 を行える。

【1480】したがって、最終的に得られる加算結果は

2進数表示で"1010"である。

【1490】以上から理解されるように、加算演算処理 で8値(8進数)を用いると、桁上げ伝播が次の上位桁 とその次(2つ先)の上位桁の上位2桁におよぶ。16 値の場合は桁上げ伝播が上位3桁におよぶ。

【1500】2値情報の加算演算で8値処理を演算の中 間処理で採用した場合は最大5個の数値情報の同時加算

\* 【1510】各々の数値情報は2進数で与えられるから、1つの桁は"0"と"1"のいずれかの値をとる。
. たとえば8個の数値情報の加算演算では、各桁において可能な最小値はすべて"0"の場合で10進数表示0であり、可能な最大値はすべて"1"の場合で10進数表示8である。中間値(1~7)も含めると、9値状態をとり得る。8値処理では8値状態で制御するのが最も効率がよいので、同時演算は7個の数値情報とするのがよい。しかも、上記したように桁上げ情報が下位2桁から伝播してくることもあるため、結局、同時演算は5個の10数値情報入力と2個の桁上げ情報入力で行われることになる。

【1520】容易に理解されるように、16値の場合の 同時演算は、12個の数値情報入力と3個の桁上げ情報 入力とで行われる。

【1530】図36に、3ビットまたは3桁の8値処理において5個の数値情報を同時加算するアルゴリズムを示す。a1,a2,a3,a4,a5が5個の数値情報入力である。最下位桁のco2。は次の上位桁への桁上げ信号であり、co1、は次の次の上位桁への桁上げ信号で20ある。第3桁のco1、は次の次の上位桁への信号とせず、次の桁への信号としているが、次の桁の入力時に重み付け(x2)すれば数学的に同義になることを利用している。

【1540】図37に、上記と同様の重み付けをすべての桁に適用した場合の加算演算のアルゴリズムを示す。 【1550】図38に、8値検出型のセンスアンプ回路の具体例を示す。この例では、テンポラリーメモリセルのうち、メモリセルアレイ内のデータをコピーしたり、桁上げ情報を一時的に保持するためのセルを省略している。図示のトランファゲートT13、T14、T15、T23、T24、T25も省略可能である。以下の説明では、制御信号ゆ1、ゆ12を活性状態(Hレベル)に固定しておく。 【1560】この8値検出型のセンスアンプ回路は、通常のDRAMにおいて関合う3つのセンスアンプS/A1、S/A2、S/A3から構成されている。

【1570】動作は上記実施例の4値検出型と基本的に同じである。メモリセルアレイ(図示せず)内の7つのメモリセルから(桁上げ情報も含めて)7個の2値情報にそれぞれ対応する量子化レベル的な2値の電荷をビット線BL1、BL2、BL3上に読み出す。その際、制御信号φ2、φ3を予めHレベルにして、トランジスタT12、T11を導通状態にしておく。

[1580] とれにより、各ビット線BL1, BL2, BL3を介して各センスアンプS/A1, S/A2, S/A3の一方(左側)の差動入力端子に予め設定されている量子化レベル的な8値の電位Vb8(0)~Vb8(7)の中のいずれか1つの電位Vb8が等しく伝わる。

【1590】この時点で、各センスアンプS/A1、S 整される。図39に示すように、Vref3は8値電位Vb8 /A2、S/A3の他方(左側)の差動入力端子には所 50 (0)~Vb8(7)の1/8、3/8、5/8もしくは7/

定の基準電圧である0.5 V DDが与えられている。制御信号 $\phi$ 10,  $\phi$ 11も予めHレベルにして、トランジスタT 21, T22を導通状態にしておくことはもちろんである。また、制御信号 $\phi$ 6,  $\phi$ 7 をそれぞれHレベルに活性化し、制御信号 $\phi$ 4,  $\phi$ 5,  $\phi$ 8,  $\phi$ 9 はそれぞれLレベルにしておく。

【1600】次に、 $\phi3$  と $\phi10$ をそれぞれLレベルにしたうえで、センスアンプS/A1 を活性化させ、ビット線BL1 上の8 値電位Vb8が0.5VDよりも高いか低いかを検出する。すなわち、MSB(2桁上位桁への桁上げビット)の検出を行う。

【1610】センスアンプS/A1のセンシング動作によりビット線対BL1、BL1-は相補的にVDOとアース電位VCNDのレベルまでドライブされる。この時点で、ビット線BL2、BL3上の電位はそれぞれ上記8値電位Vb&C維持されている。また、それぞれの相補ビット線BL2-、BL3-上の電位も上記基準電圧0.5 VDDC維持されている。

【1620】センスアンプS/A1のセンシング動作によって得られる2値情報(VDD/VGND)は、トランジスタT04を介してテンポラリーメモリセルMC02に書き込まれる。

【1630】次に、 Φ8 をHレベルに活性化すると、センスアンプS/A2 、S/A3 における基準電圧 V ref1がセンスアンプS/A1のセンシング結果を反映した値 V ref2に調整される。図39に示すように、基準電圧 V ref2は8値電位 V b8(0) ~ V b8(7)の1/4もしくは3/4の位置(レベル)である。この基準電圧 V ref2を得るために、テンポラリーメモリセルMC 02のキャパシタセルC 02のキャパシタンスが所定の値に選ばれる。

【1640】との後、φ2 とφ11をLレベルにしたうえで、センスアンプS/A2 を活性化させ、ビット線BL 2 上の電位 V b8が該調整後の基準電圧 V ref2よりも高いか低いかを検出させる。すなわち、2 n d MSB(1桁上位桁への桁上げビット)が検出される。

【1660】センスアンプS/A2のセンシング動作によって得られる2値情報(VDD/VCND)は、トランジスタT08を介してテンポラリーメモリセルMC06に書き込まれる。

【1670】次に、 $\phi$ 9をHレベルに活性化すると、センスアンプS/A3 における基準電圧V ref2がセンスアンプS/A2 のセンシング結果を反映した値V ref3に調整される。図39に示すように、V ref3は8値電位V b8 (0)  $\sim V$  b8(7) の1/8、3/8、5/8もしくは7/

8の位置(レベル)である。この基準電圧V ref3を得る ために、テンポラリーメモリセルMC06のキャパシタセ ルC06のキャパシタンスが所定の値に選ばれる。

【1680】との後、センスアンブS/A3を活性化させ、ビット線BL3上の電位Vb8が該調整後の基準電圧Vref3よりも高いか低いかを検出させる。このセンシング動作の結果として、LSB(和情報S)が得られる。【1690】

【発明の効果】以上説明したように、本発明によれば、 【図22】 別 大規模なデータに対して同時的な加算演算が行える。ま 10 す図である。 た、メモリーアレイそのものを利用して加算演算を実現 することも可能であり、その場合にはダイナミックRA M本来の機能であるデータ記憶を通常に行えるだけでなく、わずかな回路要素を付加した構成でデータの加算演 を示す図では 「図24】 到 を示す図では 「図25】 到 25 】 3

### 【図面の簡単な説明】

【図1】本発明における2進数の加算演算の基本原理を 示す図である。

【図2】本発明の加算演算アルゴリズムを実現する加算 演算装置の基本構成例を示す図である。

【図3】本発明の加算演算装置の別の基本構成例を示す 図である。

【図4】本発明をDRAMで実現する場合の基本原理を 示す図である。

【図5】本発明をDRAMで実現する場合の基本原理を 示す図である。

【図6】本発明の一実施例による加算演算機能付きDR AMの要部の回路構成を示す図である。

[図7] 実施例におけるセンスアンプの構成例を示す回 路図である。

【図8】実施例におけるプリチャージ回路の構成例を示 す回路図である。

【図9】実施例におけるシーケンス制御回路の構成例を 示すブロック図である。

【図 1 0 】実施例における加算演算のアルゴリズムを示す図である。

【図11】実施例のDRAMにおける加算演算の一段階 を示す図である。

【図12】実施例のDRAMにおける加算演算の一段階 を示す図である。

【図13】実施例のDRAMにおける加算演算の一段階 を示す図である。

【図14】実施例のDRAMにおける加算演算の一段階 を示す図である。

【図15】実施例のDRAMにおける加算演算の一段階を示す図である。

【図16】実施例のDRAMにおける加算演算の一段階を等価的な電気回路網で示す図である。

【図17】実施例のDRAMにおける加算演算の一段階を示す図である。

【図18】実施例のDRAMにおける加算演算の一段階 を等価的な電気回路網で示す図である。

【図 1 9 】実施例における基準電圧の導出を示す図である。

【図20】実施例のDRAMにおける加算演算の一段階 を示す図である。

【図21】実施例のDRAMにおける加算演算の一段階を示す図である。

【図22】別の実施例によるDRAMの要部の構成を示す図である。

【図23】実施例のDRAMにおける減算演算の一段階を示す図である。

【図24】実施例のDRAMにおける減算演算の一段階 を示す図である。

【図25】実施例のDRAMにおける減算演算の一段階を示す図である。

【図26】実施例のDRAMにおける減算演算の一段階 を示す図である。

【図27】実施例のDRAMにおける減算演算の一段階 20 を示す図である。

【図28】実施例のDRAMにおける減算演算の一段階を示す図である。

【図29】別の実施例によるDRAMの要部の構成を示す図である。

【図30】図29の方式におけるデータの割付法を説明 するための図である。

【図31】図29の方式におけるデータの割付法を説明 するための図である。

【図32】図29の方式におけるデータの割付法を説明 30 するための図である。

【図33】図29の方式におけるデータの割付法を説明 するための図である。

【図34】図29の方式におけるデータの割付法を説明 するための図である。

【図35】図29の方式に使用可能なXデコーダの構成例を示す図である。

【図36】本発明の8値処理のアルゴリズムを示す図である。

【図37】本発明の8値処理の別のアルゴリズムを示す 40 図である。

【図38】本発明の実施例による8値検出型のセンスアンプ回路の構成を示す図である。

[図39] 本発明の8値処理の作用を説明するための図である。

【図40】従来における2進数の加算演算方法を示す図 である。

【図41】従来の加算演算装置を示す図である。 【符号の説明】

Ca, Cb, Cc コンデンサ

50 10 4 值検出型電圧検出回路

・ Pa, Pb, Pc 電流パス回路

16 4值検出型電流検出回路

S/A 4値検出型センスアンプ

S/A1, S/A2, S/A3 2 値検出型センスア ンプ

BL1, BL1- 相補的ビット線対

BL2, BL2- 相補的ビット線対

BL3, BL3- 相補的ビット線対

\*MC01, MC02 テンポラリーメモリセル

MC11, MC12, MC13 テンポラリーメモリセル

MC21, MC22, MC23 テンポラリーメモリセル

T03, T04, T14, T24, T15, T25 トランジスタ

20 シーケンス制御部

22 ブリチャージ回路

30 Xデコーダ

\* 32 Yデコーダ

【図1】

a <sub>x</sub>	$b_x$	cix	84 <sub>x</sub>	COx	Sx
0	0	0	0	0	0
1	0	0	1	0	1
0	1	.0	1	0	1
0	0	1	1	0	1
1	1	0	2	1	0
1	0	1	2	1	0
0	1	1	2	1	0
1	1	1	2	1	1

#### r M I I

/ Va / Va	DL W	Ve4(Cax) W-Vc (Cix)	10 4億模出型 — Ves (VSS)=Cox 程正使出回路 — Ves (USS)=Sx
a.	<b>6</b>	Qc:	3 12

【図2】


### ①2進数→4進数

### ②4進数→2進数


$$co_X = e4_X(MSB)$$

$$s_X = e_{4_X}(LSB)$$


[図3]




[図7]




[図8]












•			V.	V <sub>b</sub> _	V <sub>ci</sub>	
$V_{e4(0)} = 0.5V_{DD}(1 - \frac{3C_8}{C_B + 3C_8})$	(1)		0	0	O ·	eq(1)
V <sub>e4(0)</sub> = 0.3 V <sub>DD</sub> (1- C <sub>B</sub> +3C <sub>S</sub> /	(.,		$V_{DD}$	0	0	eq(2)
V = 0.5V (1 C <sub>s</sub>	(2)	A,	0	V <sub>DD</sub>	0	eq(2)
$V_{e4(1)} = 0.5 V_{DD} (1 - \frac{C_S}{C_B + 3C_S})$	(-)	$\langle \cdot  $	0	0	V <sub>DD</sub>	eq(2)
V - O.EV (11 Cs	(3)	γ_	$V_{DD}$	V <sub>DD</sub>	0	eq(3)
$V_{e4(2)} = 0.5V_{DD}(1 + \frac{C_S}{C_B + 3C_S})$	(0)		$V_{DD}$		V <sub>DD</sub>	eq(3)
	(4)		0	VDD	V <sub>DD</sub>	eq(3)
$V_{e4(3)} = 0.5V_{DD}(1 + \frac{3C_S}{C_B + 3C_S})$	(+)		V <sub>DD</sub>	V <sub>DD</sub>	V <sub>DD</sub>	eq(4)

[図5]







【図10】








[図11]





【図13】






【図12】







【図14】










【図16】






In case V<sub>des</sub> > 0.5V<sub>DD</sub>


1 C358 V<sub>defe</sub> < 0.5V<sub>DD</sub>

 $V_{carry} = V_{DO}$  $\overline{V_{carry}} = 0$ 

V\_cany = V<sub>oo</sub>

[図18]






tn case V\_carry = V<sub>DD</sub>

tn case V\_carry = 0

 $V_{red2} = 0.5V_{00}(1 + \frac{2C_8}{C_1 + 2C_2})$ 


(5)  $V_{ref2} = 0.5V_{op}(1 - \frac{2C_9}{C_9 + 3C_9})$ 

【図31】



【図17】





【図19】

式(5)の導出

式(6)の導出

### Charge at time 0° is given by

$$Q(0^{\circ}) = 0.5V_{00}(\frac{C_{B}}{2} + \frac{C_{S}}{2}) + V_{00}C_{S}$$

$$V_{rst} = \frac{Q(0^{\circ})}{\frac{C_{2}}{2} + \frac{C_{2}}{2} + C_{3}}$$

$$= \frac{0.5V_{co}(\frac{C_{3}}{2} + \frac{C_{3}}{2} + C_{3}) + 0.5V_{co}C_{3}}{\frac{C_{3}}{2} + \frac{C_{3}}{2} + C_{3}}$$

$$= 0.5V_{00}(1 + \frac{2C_3}{C_8 + 3C_3})$$


## Charge at time 0° is given by

$$V_{ref} = \frac{\frac{Q(0^{\circ})}{C_{2}} + \frac{C_{3}}{C_{2}} + C_{3}}{\frac{C_{2}}{C_{2}} + \frac{C_{3}}{C_{3}} + \frac{C_{3}}{C_{3}} + C_{3}) - 0.5V_{00}C_{5}}}$$


$$= \frac{0.5V_{DD}(\frac{C_{2}}{2} + \frac{C_{3}}{2} + C_{3}) - 0.5V_{00}C_{5}}{\frac{C_{3}}{2} + \frac{C_{3}}{2} + C_{3}}$$


$$= 0.5V_{DD}(1 - \frac{2C_{3}}{C_{3} + 3C_{3}})$$

[図24]




【図20】







【図21】




【図35】




【図22】




【図23】




[図25]




【図26】




[図27]





[図28]




【図29】 Ф10 Ф11








【図36】




# 【図40】

## (加算演算式)




# (加算演算アルゴリズム)




## (真理値表)

ax	$b_x$	cix	COx	Sx
<u>a,</u> 0	0	0	0	0
1	0	0	0	1
0	1	0	0	1
0	0	1	0	1
1	1	0	1	0
1	0	1	1	0
0	1	1	1	0
1	1	1	1	1

# 【図38】



【図39】



[図41]

# (プール代数による演算式)

$$s_x = a_x \overline{b_x ci_x} + \overline{a_x} b_x \overline{ci_x} + \overline{a_x} \overline{b_x} ci_x + a_x b_x ci_x$$

$$co_x = \overline{a_x \overline{b_x ci_x} + \overline{a_x} b_x \overline{ci_x} + \overline{a_x} \overline{b_x} \overline{ci_x}}$$

(加算演算回路)

